## SERIAL TRANSMISSION SYSTEM

Publication number: JP62075857 (A) Publication date:

1987-04-07

Inventor(s): Applicant(s): NAKAJIMA YASUYUKI

TOKYO SHIBAURA ELECTRIC CO

Classification: - international:


*G06F13/32; G06F13/00; G06F13/28; H04L29/10;* G06F13/00; G06F13/20; H04L29/10; (IPC1-7): G06F13/00; G06F13/28

- European:

Application number: JP19850216555 19850930 Priority number(s): JP19850216555 19850930

## Abstract of JP 62075857 (A)

PURPOSE:To attain the serial transfer of data at high speed and also to improve the processing capacity of a CPU, by using a direct memory access controller for serial input/output control to transfer the information on a memory buffer in blocks.
CONSTITUTION:In a data transfer mode a CPU 11 first sets a message to be transferred to a transmission buffer 17 and also sets the number of transfer data to a direct memory access controller DMAC19. Thus the DMAC19 is started to read the DMAC19. Thus the DMAC19 is started to read the transfer data of the buffer 17 out of a reading circuit 13 regardless of the CPU 11 according to the write signal WE and the transmission ready signal TXRDY sent from a serial interface circuit 13. Then a transmission end signal EXTR is delivered to an interruption controller 15 when the transfer is through with the prescribed number of transfer data.; Thus the CPU 11 knows the end of transmission and sets the next transmission data to the buffer 17. and sets the next transmission data to the buffer 17. Then these actions are repeated.



Data supplied from the esp@cenet database — Worldwide

## 19日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭62-75857

®Int Cl.⁴

識別記号

庁内整理番号

❸公開 昭和62年(1987)4月7日

G 06 F 13/00

3 5 1 3 1 0 7218-5B 7165-5B

審査請求 有 発明の数 1 (全6頁)

匈発明の名称 直列伝送方式

②特 願 昭60-216555

**20**出 願 昭60(1985)9月30日

の発明者 中嶋

北九州市小倉北区下到津1丁目10番1号 株式会社東芝北 九州工場内

⑪出願人 株式会社東芝

川崎市幸区堀川町72番地

邳代 理 人 弁理士 鈴江 武彦

外2名

明 細 着

1. 発明の名称

直列伝送方式

2. 特許請求の範囲

RS-232C シリアルインターフェイスによりデ ータの直列転送を行なりものにおいて、 CPU と、 との CPU にシステムパスを介して接続されるダ イレクトメモリアクセスコントローラと、上記 CPU にシステムパスを介して接続されるシリア ルインターフェイス回路と、上記 CPU にシステ ムバスを介して接続されるメモリ部と、上記ダ イレクトメモリアクセスコントローラから出力 される送信終了信号および受信終了信号に基づ いて上記 CPU 1 1 に割込み信号を出力する割込 みコントローラとを具備し、データの受信時に は上記ダイレクトメモリアクセスコントローラ の制御により受信データを上記メモリ部に記憶 し、受信終了後上記割込みコントローラによっ て CPU にデータの受信を知らせ、 CPU が処理中 の動作を終了してからメモリ部に記憶したデー

タに基づく処理を行ない、データの送信時には 送信データを予め上記メモリ部に記憶し、上記 ダイレクトメモリアクセスコントローラの制御 により上記 CPU の処理助作とは独立にデータの 送信を行なうことを特徴とする直列伝送方式。 3. 発明の詳細な説明

[発明の技術分野]

との発明は、 BIA ( Electronic Industries Association)により規定された RS-232C シリアルインターフェイスによるデータ転送に係わるもので、特にプロセス制御コンピュータ等のデータのシリアル転送時における CPU の処理能力を向上できる直列伝送方式に関する。

[発明の技術的背景とその問題点]

一般に、 RS-232C でデータのシリアル転送を行なり場合は、例えば第4図に示すような構成で行なわれる。図において、11は CPU、12はシステムバス、13はシリアルインターフェイス回路、14は送信および受信バッファで、上記 CPU 11によりシステムバス12を介して

シリアルインターフェイス回路 1 3 が制御される。

上記のよりな榕成において、データの送受は、シリアルインターフェイス回路13のステータスデータをシステムパス12を介して CPU 11が監視して行ない、受信の場合はシリアルデータが受信パッファに入ったことを、送信の場合は、ファがレディ状態になったことを CPU 11が認識した後、データの送受を行ないて、CPU 11が認識した後、データの送受を行ないている。この場合のフローチャートを第5図に示す。第5図において、(a)図は受信時、(b)図は送信時のフローチャートである。

上述したような構成は、主としてシングルタスクで動作する安価なパーソナルコンピュータおよび簡単な制御コンピュータ等に使用されるものであり、CPU 11はシリアル通信を行なり場合、シリアルインターフェイス回路13のステータス監視に専念する必要がある。これは例えば、シリアル転送スピード(Baud Rate)が9600BPSとし、1つのデータを10ビット

よび送信レディ信号 TXR)がアクティブになるまでは他のブログラム(タスク)が実行できるととになる。これを第7図(a),(b)に模式化して示す。上記第6図に示す構成は、マルチタスクで動作するパーソナルコンピュータやマルチユーザのソフト開発装置などに使用される。

(スタートビット+データビット(8ビット) +ストップビット)とすれば、約1 4sec の間 CPU 1 1 はシリアルインターフェイス回路 1 3 のステータス監視でループすることになり(第 5 図(a),(b)診照)、データ伝送数に比例して CPU 1 1 のスループットが低下する欠点がある。

スクのメリットを充分発揮できない場合が生する。

## 〔発明の目的〕

この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、シリアル 転送時におけるシリアル入出力に必要とする CPU の処理時間を厳少におさえることができ、且つマルチタスク動作上で生ずるモニタのオーバーヘッド時間をも無視できる程度まで小さくできるすぐれた直列伝送方式を提供することである。

#### [発明の概要]

すなわち、この発明においては、上記の目的を選成するために、シリアル入出力制御に用いられるダイレクトメモリアクセスコントローラ(DMAC)を使用し、メモリバッファに客えられていた情報をブロック転送を行なうことにより高速シリアル転送および CPU の処理能力の向上を図っている。

#### [発明の実施例]

以下、この発明の一実施例について図面を珍 照して説明する。第1図におけるシステムパス 12には、CPU 11、受信パッファ16および 送信パッファ11から成るメモリ部18、ダイ レクトメモリアクセスコントローラ19が接続 される。また、上記ダイレクトメモリアクセス コントローラ19、データ比較回路20および シリアルインターフェイス回路13は、ローカ ルデータパス21を介して接続される。上記 CPU 11からダイレクトメモリアクセスコント ローラ19には、上記システムパス12を介し てダイレクトメモリアクセスセット信号SDが 供給され、このダイレクトメモリアクセスコン トローラ19からシリアルインターフェイス回 路 1 3 には脱み込み信号 R E および谷を込み信 号WEが、また割込みコントローラ15には送 信終了信号 ETXR および受信終了信号 ERXR が出 力される。上記データ比較回路20には、上記 CPU 11からシステムパス12を介して比較デ

の制御により上記比較回路 2 0 にターミネータ ーデータが設定される。上述したよりな初期設 定の終了後、 CPU 1 1 は他のタスクプログラム の実行に入る。そして、他のタスクプログラム の実行中にシリアルデータの受信が発生した場 合には、シリアルインターフェイス回路13と ダイレクトメモリアクセスコントローラ19と の間の受信レディ信号RXRDYと読み込み信号 REとに基づき、ダイレクトメモリアクセスコ ントローラ19がシリアルデータを読み込み、 予め設定された受信パッファ16に順次書えて 行く。との時、 CPU 11はシリアル転送( との 場合は受信モード)に関しての処理は不要であ るので、他のタスクプログラムの実行が継続さ れる。そして、上記受信パッファ16へのデー タの訛み込みが予め設定されたデータ数に達し た場合には、ダイレクトメモリアクセスコント ローラ19から割込みコントローラ15に受信 終了信号 ERXR が出力され、この割込みコントロ ーラ19から出力される割込み信号 PIG により ータ S C が供給され、その比較出力 S O がダイレクトメモリアクセスコントローラ 1 9 に出力される。そして、上記シリアルインターフェイス回路 1 3 からダイレクトメモリアクセスコントローラ 1 9 には、受信レディ信号 RXRDY および送信号レディ信号 TXRDY が出力され、このシリアルインターフェイス回路 1 3 と外部機器との間で RS-232C により借号の送受が行なわれる。

次に、上記のような構成において動作を説明する。まず、 CPU 11が処理を終了してリセストンステムパステムパストンを介してダイレクトメモリアクセスコントローラ19にセットとBDが出力され、が初トインをサークトメモリアクセスコンに、この制御に対してクセスコンに、クロークトリンを送送ですの時によりターミされている場合には、CPU 1

CPU 1 1 は受信終了を知ることができる。また、上記データ比較回路 2 0 にターミネーターデータが設定されている場合には、受信パッファ 1 6 に格納されるデータ転送毎に比較され、ターシーの比較出力 S O により T つのにより ボータを できるのにより できない サークト できない サーク により CPU 1 1 は受信の終了を知る。

その後、 CPU 11 は必要な時に(例えば現在 実行しているタスクブログラムの終了後)受信 パッファ 16 を参照し、 磁送メッセージを解釈 する。

一方、データの送信を行なり場合には、 CPU 1 1 はまず転送すべき転送メッセージを送信パッファ 1 7 にセットするとともに、ダイレクトメモリアクセスコントローラ 1 9 に転送データ

and the state of t

数を設定してこのコントローラ19を作動させ る。その後、 CPU 11は他のタスクブログラム の実行に入る。動作が開始されたダイレクトメ モリアクセスコントローラ19は、CPU11と は無関係にシリアルインターフェイス回路 1 3 からの送信レディ信号 TXRDY および書き込み信 号WEに基づき、順次メモリ部 1 8 内の送信べ ッファ11に格納された転送データを読み出し、 シリアルインターフェイス回路13から出力す る。データ転送の終了は、予め設定された転送 データ数を転送した後、ダイレクトメモリアク セスコントローラ19から割込みコントローラ 15 に送信終了信号 ETXR を出力することにより CPU 11に送信の終了が知らされる。この時点 で、CPU 11は次の送信データを送信パッファ 17にセットし、上述した動作を繰り返せば良 b.

このような構成によれば、 CPU 1 1 とは独立 して動作するダイレクトメモリアクセスコント ローラ 1 9 およびメモリ部 1 8 を設けたので、

時と送信開始時の名々1度だけであるため、オーバーヘッド時間を短縮できる。上述した差異は、モニタの動作速度及びシリアルデータの転送数により変化するが、一般的には10%以上の処理能力の向上となる。

## [ 発明の効果]

以上説明したようにこの発明によれば、シリアル転送時におけるシリアル入出力に必要とする CPU の処理時間を最少におさえることができ、且つマルチタスク動作上で生ずるモニタのオーバーヘッド時間をも無視できる程度まで小さくできるすぐれた直列伝送方式が得られる。

# 4.図面の簡単な説明

第1図はこの発明の一実施例に係わる 庭列伝送方式について説明するための図、第2図および第3図はそれぞれ従来およびこの発明の一実施例に係わる直列伝送方式の動作を比較して示す図、第4図ないし第7図はそれぞれ従来の直列伝送方式について説明するための図である。


1 1 ··· CPU 、 1 2 ··· システムバス、 1 3 ··· シ

マルチタスク動作中におけるモニタのオーバーヘッド時間を短縮でき、メイン CPU 11のスループットを向上できる。

第2図(a),(b)および第3図(a),(b)はそれぞれ、 前記第1図および前記第6図の構成における各 タスクとリアルタイムモニタ間のプログラムの 動きを示している。第2図(a),(b)はデータ受信 モード、第3図(a),(b)はデータ送信モードを示 しており、(4)図は前記第6図の構成、(6)図は前 記第1図の構成の場合である。これらの図では、 3 キャラクタの送受信を行なりものと仮定して いる。図示するように、前記第6図の構成では 転送されるキャラクタ数の倍の数だけリアルタ イムモニタの制御が必要となる。この時、リア ルタイムモニタ内での処理は割込みとタスク切 換えの処理であり、とれがモニタのオーバーへ ット時間となる。これに対し、前記第1図の構 成では、CPU 1 1 の動作と並列にダイレクトメ モリアクセスコントローラ19がシリアル転送 を行ない、モニタの制御に戻る場合は受信終了

リアルインターフェイス回路、 15 … 割込みコントローラ、 18 … メモリ部、 19 … ダイレクトメモリアクセスコントローラ、 ETXR … 送信終了信号、 ERXR … 受信終了信号、 PIG … 割込み信号。

出願人代理人 弁理士 鈴 江 武 彦



第 1 図

